二维（2D）半导体在高性能电子中的实际应用需要与大规模和高质量的电介质进行整合 - 然而，由于它们的悬空无键，这是迄今为止的挑战。在这里，我们报告了一种干介电整合策略，该策略使晶圆尺度和高κ电介质在2D半导体之上转移。通过使用超薄缓冲层，可以预处理下沉积，然后在MOS 2单层的顶部进行机械干燥转移。转移的超薄电介质纤维可以保留晶圆尺度的晶格和均匀性，而无需任何裂缝，表明高达2.8μf/cm 2的电容，等效的氧化物厚度降至1.2 nm，泄漏率降至1.2 nm，泄漏的电源量〜10-7 A/cm 2。Fab的顶栅MOS 2晶体管显示出固有的特性，而没有掺杂效应，启示率为〜10 7，子阈值向下旋转至68 mV/ dec，最低的界面状态为7.6×10 9 cm-2 ev-1。我们还表明，可扩展的顶门阵列可用于构建功能逻辑门。我们的研究为使用具有良好控制厚度，均匀性和可扩展性的行业兼容的ALD工艺提供了可行的途径。