机构名称：
¥ 1.0
为了实现大规模集成，在半导体衬底上制造的集成电路需要多层金属互连，以将半导体芯片上的半导体器件的离散层电连接起来。不同层级的互连由各种绝缘层或介电层隔开，这些绝缘层或介电层通过蚀刻孔将一层金属连接到下一层金属。随着特征尺寸的缩小和芯片上晶体管密度的进一步增加，后端铝互连的电阻和寄生电容已成为限制高性能集成电路 (IC) 电路速度的主要因素。1-2) 通过减小绝缘层的厚度，金属线之间的层内和层间电容会增加，因为电容与线之间的间距成反比。随着电容的增加，电阻-电容 (RC) 时间延迟会增加。增加 RC 时间延迟会降低电路的频率响应并增加信号通过电路的传播时间，从而对
F-CVD系统制备DMDMOS的间隙填充特性和薄膜特性
主要关键词
相关文件推荐
