机构名称：
¥ 1.0
摘要 — 为满足对小型天线、更高性能和更低成本的需求，大多数下一代架构都要求更高的集成电路 (IC) 芯片集成度。与传统封装配置相比，2.5D 和 3D 等先进芯片封装技术提供了更高的芯片兼容性和更低的功耗。鉴于这些优势，采用先进封装是不可避免的。在先进封装中，铜柱互连是一项关键的支持技术，也是下一个合乎逻辑的步骤。该技术提供了多种优势，包括提高抗电迁移能力、提高电导率和热导率、简化凸块下金属化 (UBM) 和提高输入/输出 (I/O) 密度。铜柱允许的细间距有助于该技术取代焊料凸块技术，后者的最小间距约为 40 微米。更细的间距允许更高的 I/O 数量，从而提高性能。在本研究中，成功展示了在高密度中介层上超薄单片微波集成电路 (MMIC) 氮化镓 (GaN) 细间距铜柱倒装芯片组件的组装。使用 150 毫米间距铜柱倒装芯片，评估了有机印刷电路板 (PCB) 和硅中介层的组装工艺，并评估了化学镀镍浸金 (ENIG) 和共晶锡铅焊盘表面处理。对于 2D/2.5D/3D 组装工艺开发，使用了标准的内部拾取和放置工具，然后进行大规模焊料回流，最后进行底部填充以进行可靠性测试。互连稳健性由芯片拉力强度、助焊剂冲压调查和横截面决定。完成了 GaN 铜柱倒装芯片 2D 组装的完整可靠性和鉴定测试数据，包括 700 次温度循环和无偏高加速温度/湿度应力测试 (UHAST)。将铜柱技术添加到 GaN MMIC 芯片中，将 GaN Cu 柱技术集成到 2.5D/3D 封装技术中，并在中介层级评估 GaN Cu 柱互连可靠性都是这项工作的独特之处。
高可靠性应用中的细间距铜柱倒装芯片
主要关键词
相关文件推荐
